)DRAM
DRAM
RAM (Random Access Memory随机存贮器)是指通过指令可以随机地、个别地对每个存储单元进行访问、访问所需时间基本固定、且与存储单元地址无关的可以读写的存储器。几乎所有的计算机系统和智能电子产品中，都是采用RAM作为主存。
在系统内部，RAM是仅次于CPU的最重要的器件之一。它们之间的关系，就如人的大脑中思维与记忆的关系一样，实际上是密不可分的。但在计算机内部，它们却是完全独立的器件，沿着各自的道路向前发展。第一代个人电脑的CPU8088时钟频率还不到10MHZ，而现在高档的Pentium Pro CPU的时钟频率已达到2GHz甚至更高。在CPU和RAM之间有一条高速数据通道，CPU所要处理的数据和指令必须先放到RAM中等待.而CPU也把大部分正在处理的中间数据暂时放置在RAM中，这就要求RAM和CPU之间的速度保持匹配。
然而遗憾的是，这些年来，虽然半导体设计制造工艺越来越先进，单个芯片内部能集成的存贮单元越来越多，但是RAM的绝对存取速度并没有明显地提高。
DRAM (Dynamic RAM)即动态RAM，是RAM家族中最大的成员，通常所讲的RAM即指DRAM. DRAM由晶体管和小电容存储单元组成。每个存储单元都有一小的蚀刻晶体管，这个晶体管通过小电容的电荷保持存储状态，即“开”和“关”。电容类似于小充电电池。它可以用电压充电以代表1，放电后代表0，但是被充电的电容会因放电而丢掉电荷，所以它们必须由一新电荷持续地“刷新”。
下图所示的是标准的DRAM结构的框架图，和SRAM不同的是，标准DRAM的地址线分成两组以减少输入地址引脚的数量，提高封装的效率。虽然在标准的DRAM结构中，输入地址引脚的数量可以通过安排多元的地址方式来减少，但是这样的话，标准DRAM存储单元的时钟控制就会变得更加复杂，同时运行速度会受到影响。为了满足对于高速DRAM应用的需求，一般都用分开的地址输入引脚来减少时钟控制的复杂性和提高运行速度。
DRAMDRAM的控制器提供行地址选通脉冲-M (Row Address Strobe)和列地址选通脉冲CAS(Column Address Strobe)来锁定行地址和列地址。正如图所示，标准DRAM的引脚为:
地址 : 分成两组，行地址引脚，列地址引脚；
地址控制信号引脚:RAS和CAS；
写允许信号:WRITE;
数据输入/输出引脚;
电源引脚。
