)鉴相器
英文名：phasedetector
鉴相器，顾名思义，就是能够鉴别出输入信号的相差的器件。它是PLL，即锁相环的重要组成部分。
使输出电压与两个输入信号之间的相位差有确定关系的电路。表示其间关系的函数称为鉴相特性。鉴相器是锁相环的基本部件之一，也用于调频和调相信号的解调。常见的鉴相特性有余弦型、锯齿型与三角型等。
鉴相器特性用ud(t)＝kdf【θe(t)】表示。式中kd为鉴相器的增益系数；θe(t)＝θ1(t)－θ2(t)，表示两个输入信号之间的相位差。函数f【·】表示鉴相特性，它反映鉴相器的输出电压 ud(t)与相位差的关系。常见的鉴相特性有余弦型、锯齿型与三角型等。
鉴相器鉴相器可以分为模拟鉴相器和数字鉴相器两种。
二极管平衡鉴相器是一种模拟鉴相器。两个输入的正弦信号的和与差分别加于检波二极管，检波后的电位差即为鉴相器的输出电压。其鉴相特性通常为余弦型的。鉴频鉴相器是一种数字鉴相器。两个输入信号是脉冲序列，其前沿（或后沿）分别代表各自的相位。比较这两个脉冲序列的频率和相位即可得到与相位差有关的输出。这种鉴相器的鉴相特性为锯齿形。因它兼具鉴频作用，故称鉴频鉴相器
二极管平衡鉴相器 这是一种模拟鉴相器，原理电路如图1。二极管D1、D2和C1R1、C2R2构成两个峰值检波器。两个输入的正弦信号u1(t)=U1sin(ωt+θ1)、u2(t)＝U2sin(ωt+θ2) 的和与差分别加于检波二极管D1和D2，检波后的电压差即为鉴相器的输出电压ud。当U2
U1时,ud∝U1cos(θ1－θ2)。在这种情况下,它的鉴相特性是余弦型的(图2a)。
鉴相器
鉴相器
鉴相器
背景知识：
随着数字电路技术的发展，数字锁相环在调制解调、频率合成、FM 立体声解码、彩色副载波同步、图象处理等各个方面得到了广泛的应用。数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点，还解决了模拟锁相环的直流零点漂移、器件饱和及易受电源和环境温度变化等缺点，此外还具有对离散样值的实时处理能力，已成为锁相技术发展的方向。锁相环是一个相位反馈控制系统，在数字锁相环中，由于误差控制信号是离散的数字信号，而不是模拟电压，因而受控的输出电压的改变是离散的而不是连续的;此外，环路组成部件也全用数字电路实现，故而这种锁相环就称之为全数字锁相环(简称DPLL)。数字锁相环主要由数字鉴相器、可逆计数器、频率切换电路及N分频器四部分组成。数字鉴相器就是DPLL的主要单元。
基本原理：
在比相的信号虽然经过了一系列处理，但仍可能含有干扰信号。其信号的特点:
1.噪声的影响在转变成方波后只存在于理想方波的前后沿附近，而高低电平 中 间部分不受噪声影响;
2.被鉴相信号的频率一致，而且存在一定的相位差，使两路信号的沿互相错开 ，每一路受噪声影响的前后沿正好对应于另一路不受影响的电平部分。
而一般的鉴相器都没有抑制噪声的能力，即使是一点小的抖动也将导致鉴相的失败。故本设计利用触发器的边沿触发和锁存功能设计了高抗噪声数字鉴相器，采用VHDL语言编制调试了鉴相器功能。如图是经过编译以后生成的原理图。
鉴相器输入信号的相位Φa与反馈输人信号的相位Фb的相位差Фe=Фa-Фb时，鉴相器输出低电平。当Фe > 0 时，鉴相器输出信号Ud(t) 输出正比于相位差的脉宽信号，Up(t) 输出低电平。当Фe < 0时，鉴相器的输出信号Up(t)输出正比于相位差的脉宽信号，Ud (t)输出低电平。线性鉴相范围为±л，线性鉴相增益kd =1/л(v/rad)。
下面对该鉴相器的抗干扰能力作定量分析。若设干扰信号是峰值为An的正弦信号，被鉴别的两路信号的相位差为α，其值为As，则有:
鉴相器实际上，大多数干扰为随机白噪声，所以信噪比为:
鉴相器从上式可以看出该鉴相器具有较强的抗干扰能力，这也保证了整个系统对恶劣环境的适应能力。
