)组合逻辑电路
组合逻辑电路
组合逻辑电路是指在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而与电路以前状态无关，而与其他时间的状态无关。其逻辑函数如下：
Li=f（A1，A2，A3…….An） (i=1，2，3….m)
其中，A1~An为输入变量，Li为输出变量。
组合逻辑电路的特点归纳如下：
① 输入、输出之间没有返馈延迟通道。
② 电路中无记忆单元。
对于第一个逻辑表达工式或逻辑电路，其真值表可以是惟一的，但其对应的逻辑电路或逻辑表达式可能有多种实现形式，所以，一个特定的逻辑问题，其对应的真值表是惟一的，但实现它的逻辑电路是多种多样的。在实际设计工作中，如果由于某些原因无法获得某些门电路，可以通过变换逻辑表达式变电路，从而能使用其他器件来代替该器件。同时，为了使逻辑电路的设计更简洁，通过各方法对逻辑表达式进行化简是必要的。组合电路可用一组逻辑表达式来描述。设计组合电路直就是实现逻辑表达式。要求在满足逻辑功能和技术要求基础上，力求使电路简单、经济、可靠、实现组合逻辑函数的途径是多种多样的，可采用基本门电路，也可采用中、大规模集成电路。其一般设计步骤为：
① 分析设计要求，列真值表：
② 进行逻辑和必要变换。得出所需要的罗最简逻辑表达式；
③ 画逻辑图。
组合逻辑电路在asic设计和pld设计中组合逻辑电路设计的最简化是很重要的，在设计时常要求用最少的逻辑门或导线实现。在asic设计和pld设计中需要处理大量的约束项，值为1或0的项却是有限的，提出组合逻辑电路设计的一种新方法。
组合逻辑电路组合逻辑电路的分析分以下几个步骤：
（1）：有给定的逻辑电路图，写出输出端的逻辑表达式；
（2）：列出真值表；
（3）：通过真值表概括出逻辑功能，看原电路是不是最理想，若不是，则对其进行改进；
例1：已知逻辑电路图，试分析其功能。
第一步：写逻辑表达式。由前级到后级写出各门逻辑表达式。
P=A+B S=A+P=AB W=B+P=AB
F=S+W=AB+A B
第二步：列真值表。
第三步：逻辑功能描述并改进设计。
从真值表中可以看出这是一个二变量“同或”电路。原电路设计不合理，它只需一个"同或"门即可。
半加器和全加器
在数字系统中算术运算都是利用加法进行的，因此加法器是数字系统中最基本的运算单元。由于二进制运算可以用逻辑运算来表示，因此可以用逻辑设计的方法来设计运算电路。加法在数字系统中分为全加和半加，所以加法器也分为全加器和半加器。
（1）半加器设计
半加器不考虑低位向本位的进位，因此它有两个输入端和两个输出端。
设加数（输入端）为A、B ；和为S ；向高位的进位为Ci+1。
函数的逻辑表达式为： S=AB+AB ； Ci+1=AB
（2）全加器的设计（它的逻辑符号为图(3)所示）
由于全加器考虑低位向高位的进位，所以它有三个输入端和两个输出端。
设输入变量为（加数）A、B、 Ci-1，输出变量为 S、 Ci+1
函数的逻辑表达式为：S=ABCi-1+ABCi-1+ABCi-1+ABCi-1=ABCi-1
Ci+1=ABCi-1+ABCi-1+ABCi-1+ABCi-1 =（AB）Ci-1+AB
（3）全加器的应用
因为加法器是数字系统中最基本的逻辑器件，所以它的应用很广。它可用于二进制的减法运算、乘法运算，BCD码的加、减法，码组变换，数码比较等。
例 1：用全加器构成二进制减法器。
以四位二进制为例。（减法可转换为加补运算）
设两组四位二进制分别为X3X2X1X0和Y3Y2Y1Y0，把Y3Y2Y1Y0先进行求补然后再进行加法运算。
因为求补是逐位求反后再加“1”。
例 2：采用四位全加器完成8421BCD码转换为余3代码。
由于8421BCD码加0011即为余3代码，因此转换电路就是加法电路。
设8421BCD码四位又高位到低位为M3、M2、M1、M0，余3代码的四位由高到低为C3、C2、C1、C0 。
指定二进制代码代表特定的信号的过程就叫编码。把某一组二进制代码的特定含义译出的过程叫译码。
（1）编码器 因为n位二进制数码有2n种状态，所以它可代表2n组信息。人们在编码过程中一般是采用编码矩阵和编码表，编码矩阵就是在卡诺图上指定每一方格代表某一自然数，把这些自然数填入相应的方格。
组合逻辑电路由编码表确定各输出端的逻辑表达式是：
A=5+6+7+8+9
B=4+9
C=2+3+7+8
D=1+3+6+8
根据这些表达式可用或门组成
（2）：译码器 编码的逆过程就是译码。 译码就是把代码译为一定的输出信号，以表示它的原意。实现译码的电路就是译码器。译码器可分为二进制译码器、十进制译码器、集成译码器和数字显示译码驱动电路。其中二进制译码器是一种最简单的变量译码器，它的输出端全是最小项。
例 2：设计一译码电路把8421BCD码的0、1、2、...、9译出来.
四位二进制有十六种状态，而实际只需要十种，因此其余项作无关项考虑.
人们通过编码矩阵可得如下译码关系：
所以它的逻辑电路图为（用与门和与非门实现）集成译码器的工作原理与其它译码器一样，但它有它的特点。
它的特点为：
输入采用缓冲级;(减轻信号负载)
输出为反码;低电平有效(减轻输出功率)
增加了使能端.(便于扩展功能)
常用的典型的集成译码器是三------八译码器。
它的逻辑符号注：其中E0E1E2为使能端，只有当E1、E2为0时E0为1时此译码器才工作。
数据选择器 它就是从多个输入端中选择一路输出，它相当于一个多路开关它的逻辑符号如图(1)所示:其中D0D1、、、Dn是数据输入端;A0A1、、、An为地址变量（有n个地址变量就有2n个输入端）.
常用的有二选一，四选一，八选一和十六选一，若需更多则由上述扩展。
例 3：四选一数据选择器，写出它的输出逻辑表达式和功能表
它的逻辑输出表达式为 F=（A0A1D0+A0A1D1+A0A1D2+A0A1D3）E
可以看出当使能端E为“1”时输出为“0”即禁止，只有当使能端为“0”时选择器才有效。
例 4：把四选一扩展为八选一。
八选一要有八个输入变量，因此需要三个地址变量(把其中一个A0作为使能段)；
四选一只能有四个输入变量，所以人们需要两个四选一和一个非门.非门的作用是改变使能端的电平，减少使能端。
A0 A1 A2 D F
0 0 0 D0----D7 D0
0 0 1 D0----D7 D1
0 1 0 D0----D7 D2
0 1 1 D0----D7 D3
1 0 0 D0----D7 D4
1 0 1 D0----D7 D5
1 1 0 D0----D7 D6
1 1 1 D0----D7 D7
多路分配器的功能是把输入数据分配给不同的通道上，相当于一个单刀多掷开关。
| 感应器 | 信号发生器 | 充电器 | 轨道电路 | 加法器 | 鉴频器 | 谐振器 |
| 镇压器 | 运算放大器 | 电位器 | 高频电路 | 电路图 | 光电管 | 显示管 |
| 同步器 | 时序逻辑电路 | 分频器 | 电路交换 | 比较器 | 连接器 | 显像管 |
| 变换器 | 组合逻辑电路 | 振荡器 | 分频电路 | 蜂鸣器 | 调频器 | 投影管 |
[2] 维库电子市场网 http://www.dzsc.com/data/html/2007-4-30/29958.html
